宜春原油投资协会

半导体制程微缩持续演进,薄膜设备将面临新挑战

全球半导体观察2018-12-05 15:39:36


台积电董事长张忠谋日前应交大EMBA(高级管理人员工商管理硕士)之邀,以「成长与创新」为题发表演说,其表示摩尔定律至少可再延续10年,2017年台积电推进至10nm制程,2018年将跨入7nm,而目前5nm于实验室与研发技术皆已发展到一定程度,预期虽一定会量产,也代表难以掌握对摩尔定律的预测。

台积电未来也会推出3nm产品并量产,不过由于生产成本高,但市场规模能有多大,需要再观察,能否达到2nm还要几年才会知道,仍有不确定性。


张忠谋更进一步指出,先进制程设计很贵,设计后制成芯片销售规模能有多大还不确定,但肯定的是会有一定的市场量。

1. ALD(Atomic Layer Deposition,原子层沉积)薄膜设备将面临新挑战

闸极长度(Gate Length)是整个积体电路中尺寸最小部分,10nm制程即表示闸极长度为10nm,以目前最先进的10nm制程来估算,对照下表可知10nm最多能够容纳45颗Si原子,以制程上可容许的量产线宽误差约为+/-3%估算,可容许误差大小约为1.35颗Si原子,也就是说在10nm制程中只要2颗Si原子大小的误差,就会造成产品无法顺利量产,当制程节点进展至7nm以下,可容许量产误差开始小于1颗Si原子大小。

然而一般状态下原子无法分割,届时Si原子的排列情形将会变得更加讲究,厂商必须具备精准控制单颗原子行为的技术能力,否则将难以量产,客户对薄膜设备要求将不会仅止于精准的薄膜厚度(Z方向),而将进一步要求精准的原子排列(X、Y方向),如此对薄膜设备将是一个新的挑战。


source:拓墣产业研究院


2. 多重曝光技术仍有机会辅助制程演进

浸润式曝光机能做到的最小线宽为40nm左右,Single Patterning使得制程演进可以不受限于曝光设备的极限而向40nm以下制程继续演进(如下图所示)


图:多重曝光演进制程

source:TEL


之后制程技术持续演变出一系列的多重曝光技术SADP(Self-Aligned Double Patterning,自对准型双重曝光)、SAQP(Self-Aligned Quadruple Patterning,自对准型四重曝光)等,若至5nm仍不用EUV则可能要用到SAOP(Self-Aligned Octuple Patterning,自对准型八重曝光),依厂商目前规划5nm势必会导入EUV,以解决多重曝光技术在5nm制程所面临的问题;然而EUV也有其极限(最小线宽4nm),届时多重曝光技术仍有机会辅助制程持续演进。


相关阅读

上海集成电路产业“扫描” 哪个环节势头最猛?
集邦咨询: 2017年X86架构CPU持续主导服务器市场,占出货比重高达96%
SSD 控制芯片遭指有安全疑虑,慧荣反驳


集邦咨询将于2017年10月26日(星期四),在上海喜马拉雅酒店蝶厅(上海市浦东梅花路1108号)举办「2018全球科技产业发展大预测」峰会。

长按识别二维码可获取会议讯息与报名网址。